파운드리 핵심 역량: 전공정기술

설계 업체들이 파운드리 업체들에게 더 짧은 선폭의 공정기술을 요구하는 이유는 Transistor 사이 전자 이동 거리가 짧으면 반도체 속도가 빨라지기 때문이다. 짧은 선폭을 전공정 기술로 구현할 수 있는 파운드리 업체가 고객의 선택을 받기 유리하다. 다만, 선폭을 미세화하는 과정에서 누설 전류 등 부작용이 발생하기 때문에, 파운드리 업체들 간 기술 격차가 존재한다. 전공정 기술에서 TSMC가 1 위, 삼성전자가 2위로 평가받고 있다. 물리적인 선폭 기준으로는 삼성전자가 TSMC에 거의 대등한 수준까지 따라온 것으로 평가 받고 있다. 5nm 공정부터 삼성전자가 TSMC와 거의 대등한 시점에 양산을 시작했다. 또한 최근에는 갤럭시S22에 탑재될 AP를 4nm 공정으로 제작하고 있다.

 

삼성전자는 10nm 공정까지 TSMC와 대등한 전공정 기술을 확보했었다. 다만, 7nm 공정에서 EUV 적용을 선택한 삼성전자는 EUV 없이 개발한 TSMC보다 늦었다. ASML의 EUV 장비 개발 및 공급 시점이 생각보다 늦어졌기 때문이다. 그러나 5nm 공정부터 삼성전자가 TSMC와 거의 대등한 시점에 양산을 시작했다. 또한 최근에는 갤럭시S22에 탑재될 AP를 4nm 공정으로 제작하고 있다.

 

삼성전자, TSMC, 인텔 공정 기술 로드맵

 

반도체 핵심 소자인 Transistor를 구현할때, 파운드리 전공정에 요구되는 것은 처리 속도를 증가시키고, 소비 전력을 감소시키는 것이다. Transistor의 선폭이 좁아지면, 누설전류(Leakage Current)가 발생하여 Short Channel Effect가 발생한다. 누설 전류가 발생할 경우, 발열 등으로 전력 소모량이 많아진다. Foundry 업체들 은 HKMG(High-k Metal Gate)와 FinFET 공정을 적용하여 기술을 개발해 왔다. 14nm 선폭부터 적용되어 온 FinFET 공정이 4nm 미만 선폭에서는 한계를 보일 것으로 판단된다.

 

트랜지스터 기술 진화(Planar FET - FinFET - GAAFET - MBCFET 구조)

 

그래서 Foundry 업체들은 4nm 미만 선폭에서 GAA(Gate All Around) 공정을 적용할 계획이다. 삼성전자는 3nm 선폭부터, TSMC는 3nm 또는 2nm부터 GAA 공정을 적용할 계획이다. GAA 공정 기술 개발을 먼저 성공하는 업체가 대형 고객들에게 수주를 선점할 전망이어서, GAA가 본격적용될 2023년이 Foundry 내 High-end 시장에 변곡점이 될 가능성 높다.

 

GAA를 적용하는 이유는 FinFET과 동일하다. 두 공정 모두 Transistor의 전류가 이동하는 소스와 드레인 사이에 구조를 개선하여 접촉 면적을 늘리고(속도를 증가시키고), 쥐어 짜게 만들어 누설 전류를 최소화시키는 접근이다. GAA는 FinFET보다 전류가 이동하는 접촉 면적이 더 넓고 전류가 흐르는 채널 4면을 Gate가 둘러싸고 있다. FinFET보다 채널 조정 능력을 추가적으로 개선시킨 방법이다.

 

GAA Process Flow

 

GAA는 Transistor 구조를 전면적으로 변경하는 것이기 때문에, 공정기술상 많은 어려움이 등장할 것으로 전망된다. 구조 변화로 인해 Vth(Threshold Voltage) 등 Transistor Engineering이 매우 어려워진다. 최적의 Transistor 조건을 찾기 위해 상당한 연구개발 기간이 필요하다.

 

삼성전자는 GAA 기술을 오랜 기간 준비해 온 것으로 파악된다. 삼성전자가 많은 난제들을 해결하고 공정 기술 개발에 성공할 경우, 대형 고객들의 수주를 선점하거나 TSMC와 이원화할 수 있는 기회가 될 수 있다.